offer抉择:大华硬件工程师vs艾为电子应用工程师

俗话说金九银十，今天已经是十月的最后一天，秋招也迎来了阶段性的尾声，汇总一下今年秋招的行情主包本科双非化工类，硕士9硕跨到电子类，投递企业共81家岗位100+，面试20场，最终到手的OC和offer有5个，大概折腾了快有两个月，目前已经签三方，目前主要在等的就是华为海思，其他的后面打算零零散散再看看，最后祝大家也拿到满意的offer

简单技术面面经记录1、简单把我的简历口述了一下2、问学什么课，模电数电学不学3、四层板用什么软件画的，哪个版本？4、小车的驱动核心是什么？5、H桥驱动不够是仿真发现的还是搭了实物测的？6、H桥用的BJT还是mos管7、反激做的时候有遇到什么问题吗8、反问

10.28  一面，面试官人很好，主要深挖项目，有的比较深入的问题会引导。晚上HR约二面，去隔壁大工线下面试。10.29  二面，面试官是个小姐姐，很温柔，问的都是HR面常问的问题。反问，后续流程推进，说是要两周到一个月。11.7 查询状态，还未打勾红字。唉，秋招忙忙碌碌，也算是0offer选手吧。有些累了，坚持不下去了。希望能开个奖吧！更新11.11打勾11.13约线上座谈会11.14oc

无八股 纯问项目 最后有一个简单的手撕1. 本硕成绩 竞赛经历 考研还是保研 为什么考研 考研多少分 问了问基本的个人情况2. FPGA和ADC的数据交互 用了什么接口 数据和速率是多少 为什么要做8路转16路的模块3. FPGA的选型 资源大概是多少 资源消耗了多少4. 资源优化思路 怎么实现资源消耗降低的5. 异步FIFO的设计 怎么改进的结构 FIFO是基于BRAM实现的还是DRAM实现的6. 多板间同步的设计 跨时钟域的设计思路7. 为什么要用DMA 怎么调用的“你说你做过跨时钟域处理 那就手撕一个这个吧”最后撕了一个单比特的跨时钟域处理 时间超了写了两个always块儿 然后就是讲讲思路