UDP内的1位选择器设计

1位选择器

primitive multiplexer(mux,control,dataA,dataB);

output mux;

input control,dataA,dataB;

table

//controldataAdataBmux

0 1 0:1;

0 1 1:1;

0 1 x:1;

......

x 1 1:1;

endtable

endprimitive


喜欢本文的同学欢迎收藏点赞多多留言,本文原发于【FPGA hdl


#笔记##读书笔记#
全部评论
这是什么语言
点赞 回复 分享
发布于 2022-05-24 19:55

相关推荐

点赞 评论 收藏
分享
评论
1
收藏
分享

创作者周榜

更多
牛客网
牛客网在线编程
牛客网题解
牛客企业服务