1位选择器
primitive multiplexer(mux,control,dataA,dataB); output mux; input control,dataA,dataB; table //controldataAdataBmux 0 1 0:1; 0 1 1:1; 0 1 x:1; ...... x 1 1:1; endtable endprimitive
喜欢本文的同学欢迎收藏点赞多多留言,本文原发于【FPGA hdl】
暂无评论,快来抢首评~
相关推荐