题解 | #数据选择器实现逻辑电路#

首先合并冗余项L=A∙B+A∙~C+B∙C=AC '+BC；可以使用C来选择D0和D1；

仅使用低2位选择输入；

`timescale 1ns/1ns

module data_sel(
   input             S0     ,
   input             S1     ,
   input             D0     ,
   input             D1     ,
   input             D2     ,
   input             D3     ,
   
   output wire        Y    
);

assign Y = ~S1 & (~S0&D0 | S0&D1) | S1&(~S0&D2 | S0&D3);
     
endmodule

module sel_exp(
   input             A     ,
   input             B     ,
   input             C     ,
   
   output wire       L            
);

data_sel inst1(
.S0 (C),
.S1 (1'b0),
.D0 (A),
.D1 (B),
.D2 (),
.D3 (),
.Y  (L)
);
endmodule