1.项目中原理图有哪些部分，注意的点是什么2.为什么选择FPGA，是如何证明FPGA要好3.如何确定 FPGA比MCU运行快的，具体是项目指标怎么样，项目做到什么水平4.在PCB绘制中如何考虑的5.系统中的指标如何实现，噪声在硬件中如何改善6.AC-DC电源的背景是什么7.工作找的怎么样，后面的职业规划8.实验室工作情况，加班强度

10.28  一面，面试官人很好，主要深挖项目，有的比较深入的问题会引导。晚上HR约二面，去隔壁大工线下面试。10.29  二面，面试官是个小姐姐，很温柔，问的都是HR面常问的问题。反问，后续流程推进，说是要两周到一个月。11.7 查询状态，还未打勾红字。唉，秋招忙忙碌碌，也算是0offer选手吧。有些累了，坚持不下去了。希望能开个奖吧！更新11.11打勾11.13约线上座谈会11.14oc

无八股 纯问项目 最后有一个简单的手撕1. 本硕成绩 竞赛经历 考研还是保研 为什么考研 考研多少分 问了问基本的个人情况2. FPGA和ADC的数据交互 用了什么接口 数据和速率是多少 为什么要做8路转16路的模块3. FPGA的选型 资源大概是多少 资源消耗了多少4. 资源优化思路 怎么实现资源消耗降低的5. 异步FIFO的设计 怎么改进的结构 FIFO是基于BRAM实现的还是DRAM实现的6. 多板间同步的设计 跨时钟域的设计思路7. 为什么要用DMA 怎么调用的“你说你做过跨时钟域处理 那就手撕一个这个吧”最后撕了一个单比特的跨时钟域处理 时间超了写了两个always块儿 然后就是讲讲思路

电驱岗位吧，给我面试的两个人也就是年轻人，一胖一瘦。胖的绷不住，全程都在笑，瘦的有些高冷，还问了一些深度学习方面的知识，但我说我是强化学习的，给糊弄过去了，整体交谈的氛围挺好的，一直笑也不知道啥意思挺难绷的。然后二十分钟吧就结束了，等待二面技术面通知。