10-28 22:56 门头沟学院 IC验证工程师
关注
兆易逻辑设计验证面试
一面：
手画项目架构图
问跨时钟域，时序约束，低功耗，
手画门控时钟电路and波形
感觉问到后面大家都有一点无言以对
二面：
应该是项目加一些八股，
有个问题印象比较深刻，
问到锁存器有没有建立时间，
当时觉得触发器才有，
现在回过头看看可能内部有反馈结构的器件都会涉及到吧
三面：
普通hr面 #发面经攒人品#
手画项目架构图
问跨时钟域，时序约束，低功耗，
手画门控时钟电路and波形
感觉问到后面大家都有一点无言以对
二面：
应该是项目加一些八股，
有个问题印象比较深刻，
问到锁存器有没有建立时间，
当时觉得触发器才有，
现在回过头看看可能内部有反馈结构的器件都会涉及到吧
三面：
普通hr面 #发面经攒人品#
全部评论
allin春招的刚子很想顺利毕业
电子科技大学 FPGA工程师
请问这个岗位需要兼具设计和验证的能力吗，我只会设计的话会不会很难通过面试，还有请问flash bu这个岗位是写rtl吗
相关推荐
点赞 评论 收藏
分享
点赞 评论 收藏
分享
想干测开的tomca...：这份简历是“短期项目硬堆中大型系统技术”的“技术炫技式造假模板”，槽点密集到能当反面教材：
### 1. 「项目时长」和「技术密度」严重脱节，造假痕迹焊死在简历上
两个项目时长分别是**3个月、2个月**，但堆了Spring AI、Elasticsearch、MinIO、Kafka、ShardingSphere、Docker、Sentinel等近20个中大型项目才用的技术——正常情况下，光把这些中间件的文档看完+环境搭好，3个月都不够，更别说实现“AI多轮对话、分库分表、RBAC权限、大模型调用”这些功能。
说白了：你这不是“做项目”，是把“后端技术栈清单”往项目里硬塞，明摆着“只调用了API，没碰过核心逻辑”。
点赞 评论 收藏
分享
