11-07 18:00 门头沟学院 FPGA工程师
关注
思特威FPGA一面
1.简单聊聊项目，然后根据简历问八股
2.简单讲讲lvds，信道偏移解决办法；
3.流水线设计的一般思路；
4.时序分析，时序违例处理方法，约束；
5.提高主频的方法有哪些；
6.axi总线，outstanding，设计outstanding主从需要注意什么；
7.跨时钟处理办法有哪些；
8. 设计异步FIFO需要注意什么；
9.还有一些情境题：新接手一个项目，时序违例报告怎么去看，怎么去优化
10.团队协作出现问题怎么办，遇到困难超出自己能力怎么办等相关问题
2.简单讲讲lvds，信道偏移解决办法；
3.流水线设计的一般思路；
4.时序分析，时序违例处理方法，约束；
5.提高主频的方法有哪些；
6.axi总线，outstanding，设计outstanding主从需要注意什么；
7.跨时钟处理办法有哪些；
8. 设计异步FIFO需要注意什么；
9.还有一些情境题：新接手一个项目，时序违例报告怎么去看，怎么去优化
10.团队协作出现问题怎么办，遇到困难超出自己能力怎么办等相关问题
全部评论
相关推荐
就算你真拿到牛友也会为你开心的 
专业嗎喽：硕佬，把学校背景放后面几段，学校背景双非还学院，让人看了就不想往下看。
把实习经历和个人奖项放前面，用数字化简述自己实习的成果和掌握的技能，比如负责项目一次通过率90%，曾4次发现项目潜在问题风险为公司减少损失等等 点赞 评论 收藏
分享