在芯片的空闲模块中应用门控时钟(Clock Gating)技术。
在满足时序的前提下,使用尺寸更小、驱动能力更弱的逻辑门。
采用多电压域(Multi-VDD)设计,对非关键路径模块使用更低的电源电压。
在逻辑综合时,选择一种能使总线数据翻转率(α)更高的编码方案。
这道题你会答吗?花几分钟告诉大家答案吧!
扫描二维码,关注牛客网
下载牛客APP,随时随地刷题