首页 > 试题广场 >

在全同步数字电路设计中，通常推荐使用边沿触发的触发器（Fli

[单选题]

在全同步数字电路设计中，通常推荐使用边沿触发的触发器（Flip-Flop）而非电平敏感的锁存器（Latch）。然而，在某些特定高性能设计中会刻意使用锁存器。以下哪项不是锁存器在这种场景下的典型优势或应用特点？

具有“时间借用”（Time Borrowing）特性，可以有效缓解关键路径上的建立时间压力。

在相同工艺下，锁存器的门电路数量通常比触发器少，面积更小。

锁存器的电平敏感特性使其对时钟抖动（Clock Jitter）和偏移（Clock Skew）完全不敏感。

在某些脉冲时钟（Pulsed-Clock）方案中，使用锁存器可以构建性能更高的流水线。

查看答案及解析

这道题你会答吗？花几分钟告诉大家答案吧！

提交观点

问题信息

数字电路

难度：

0条回答 7收藏 6浏览

扫一扫，把题目装进口袋