首页 > 试题广场 >

在同步时序电路中，一个 D 触发器用于采样输入信号 Data

[单选题]

在同步时序电路中，一个 D 触发器用于采样输入信号 Data。如果时钟信号周期为 10ns，触发器的建立时间为 2ns，保持时间为 1ns。为确保可靠采样，输入信号应在时钟上升沿前后如何稳定？

上升沿前 2ns 稳定，上升沿后至少 1ns 保持

上升沿前 1ns 稳定，上升沿后至少 2ns 保持

仅在上升沿时刻稳定，其他时间可变化

上升沿前 10ns 稳定，上升沿后保持至下一个周期

查看答案及解析

这道题你会答吗？花几分钟告诉大家答案吧！

提交观点

问题信息

数字电路

难度：

0条回答 3收藏 5浏览

扫一扫，把题目装进口袋