zjuxzq level
获赞
11
粉丝
0
关注
1
看过 TA
38
浙江大学
2025
FPGA工程师
IP属地:浙江
暂未填写个人简介
私信
关注
题号
题目
提交时间
状态
运行时间
占用内存
使用语言
题解
VL36
状态机-重叠序列检测
2024-10-13
答案正确
< 1ms
0K
Verilog
VL36
状态机-重叠序列检测
2024-09-27
答案正确
< 1ms
0K
Verilog
VL35
状态机-非重叠的序列检测
2024-09-26
答案正确
< 1ms
0K
Verilog
VL49
脉冲同步电路
2024-09-25
答案正确
< 1ms
0K
Verilog
235509
脉冲同步器(快到慢)
2024-07-16
答案正确
< 1ms
0K
Verilog
VL54
RAM的简单实现
2024-07-12
答案正确
< 1ms
0K
Verilog
VL53
单端口RAM
2024-07-11
答案正确
< 1ms
0K
Verilog
VL28
输入序列不连续的序列检测
2024-07-08
答案正确
< 1ms
0K
Verilog
234351
边沿检测
2023-02-27
答案正确
< 1ms
0K
Verilog
234350
ROM的简单实现
2023-02-23
答案正确
< 1ms
0K
Verilog
234316
根据状态转移图实现时序电路
2023-02-23
答案正确
< 1ms
0K
Verilog
234315
根据状态转移表实现时序电路
2023-02-23
答案正确
< 1ms
0K
Verilog
234312
使用3-8译码器①实现逻辑函数
2023-02-20
答案正确
< 1ms
0K
Verilog
234311
实现3-8译码器①
2023-02-20
答案正确
< 1ms
0K
Verilog
234313
用3-8译码器实现全减器
2023-02-19
答案正确
< 1ms
0K
Verilog
234310
使用8线-3线优先编码器Ⅰ实现16线-4线优先编码器
2023-02-19
答案正确
< 1ms
0K
Verilog
234309
优先编码器Ⅰ
2023-02-19
答案正确
< 1ms
0K
Verilog
234308
用优先编码器①实现键盘编码电路
2023-02-19
答案正确
< 1ms
0K
Verilog
234307
优先编码器电路①
2023-02-13
答案正确
< 1ms
0K
Verilog
234306
4bit超前进位加法器电路
2023-02-12
答案正确
< 1ms
0K
Verilog

创作者周榜

更多
关注他的用户也关注了:
牛客网
牛客网在线编程
牛客网题解
牛客企业服务