使用移位操作符来代替乘法。   左移一位相当于乘以2，左移两位相当于乘以4，左移三位相当于乘以8，左移几位就是相当于乘以2的几次方。除法类似，只不过是右移   `timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code***********//   &nb...

这个代码有点难看，定义变量时，要注意位宽 `timescale 1ns/1ns module multi_sel( input [7:0]d , input clk, input rst, output reg input_grant, output reg [10:0]out ); //*************code***********//     reg [7:0] tmp;     a...

这个题确实是收到一个数据，然后根据sel选择是拿奇校验还是偶校验来检查数据传输是否有误。   默认最后一位是校验位。   代码如下：      `timescale 1ns/1ns module odd_sel( input [31:0] bus, input sel, output check ); //*************code***********//    // assign check = sel ? (^bus) :...

这个题是不是搞反了，我不清楚他是求校验位吗？   还是拿到一个数来检验传输过程有没有出错？      `timescale 1ns/1ns  module odd_sel( input [31:0] bus, input sel, output check ); //*************code***********//      assign check = sel ? (^bus) : (~^bus); //*************code***********//  endmodule

`timescale 1ns/1ns module Tff_2 ( input wire data, clk, rst, output reg q   ); //*************code***********//     reg tmp;     always@(posedge clk or negedge rst) begin         if(!rst) begin             q <= 0; &nb...

`timescale 1ns/1ns module mux4_1( input [1:0]d1,d2,d3,d0, input [1:0]sel, output[1:0]mux_out ); //*************code***********// //     reg [1:0] tmp; //     always@(*) begin //         case(sel) //            &nbsp...